Low Cost FPGA Xilinx Spartan II (Borst)

- 2- 1. Einfuehrung Spartan-II FPGA, wie die Abb.1 gezeigt, wird durch fuenf wichtige konfigurierbare Elemente implementiert. l CLBs, die mit einer regelmaessigen, flexiblen, programmierbaren Architektur aufgebaut sind, liefern die Funktionselemente fuer das Konstruieren der meisten Logik. Durch diese besondere Architektur des CLBs kann die Logik einfach mit anderen Teilen verbunden werden. l Die programmierbare IOBs bilden das Interface zwischen den Pins und der internen Logik. Um die Signale zwischen Chips leicht und schnell aendern zu koennen, befinden sich IOBs auf allen Seite des Chips. l Jeder BlockRAM ist 4 CLBs hoch und umfasst 4096 Bits. l Um die Verzoegerung der Taktgeberverteilung zu eliminieren und die Taktgeber zu kontrollieren, koennen die DLLs verwendet werden. l Durch eine komplexe Hierarchie von Routingresource, naemlich PRM, werden alle anderen Elements zusammengeschaltet. (Abb.1 Spartan-II Family FPGA Block)